• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    使用多個部分抹除作業，來執行將儲存在非揮發性記憶體中之資料抹除。每一部分抹除作業的持續期間，係短於可靠地抹除儲存於儲存位置中之資料的抹除作業所需的最小持續期間。然而，多個部分抹除作業的持續期間總和，足以可靠地抹除儲存位置中的資料。在一個範例中，在部分抹除作業期間，對記憶體儲存電晶體施加電壓，以將儲存在電晶體電荷儲存層上的電荷移除一些(不必要移除全部)。在進行多個部分抹除作業之後，從電荷儲存層移除足夠的電荷，以確保資料被可靠地抹除。
    公开号:TW201308341A
    申请号:TW101107904
    申请日:2012-03-08
    公开日:2013-02-16
    发明作者:Gordon Alexander Charles；Maxim Moiseev；Jonathan Simon
    申请人:Dust Networks Inc；
    IPC主号:F15B11-00
    专利说明:
    在低功率應用中用於抹除儲存於非揮發性記憶體中之資料之方法與系統 對相關申請案的交互參照
    本申請案主張對申請於2011年3月8日，名為「NONVOLATILE MEMORY USE IN LOW POWER APPLICATIONS」的美國專利臨時申請案第61/450,516號的優先權，該臨時申請案在此併入全文以供參考。
    本發明係關於在低功率應用中，用於抹除儲存在非揮發性記憶體中的資料的方法與系統。
    非揮發性記憶體(nonvolatile memory；NVM)對許多應用提供了有彈性並成本低廉的資料儲存，諸如個人音樂裝置、數位相機與電腦硬碟機。這些記憶體的許多者同時為可寫入式與可抹除式，允許資料在生產之後在欄位中被改變。
    對這些記憶體的寫入與抹除，時常具有不同的電流設定，其中一個作業比另一個作業需要實質上較高的電流。再者，這兩個作業之一者時常需要比另一者實質上更久的時間。作為說明性範例，由Texas Instruments提供的MSP430F543XA微控制器，包含被配置入分頁的192kB快閃記憶體。根據MSP430F543XA規格表(SLAS655B-發表於2010年1月，於2010年10月修改)，抹除512B分頁需要來自1.8V上至2mA持續32ms的電流，所需的總能量約為115.2uJ。然而，寫入記憶體的一個位元組需要的能量可要少得許多：來自1.8V持續85us的5mA電流，所需的總能量為0.77uJ。
    一般而言，在NVM中儲存新值同時需要寫入作業與抹除作業；因此，改變值所需的最小能量，由寫入能量與抹除能量之較高者設定。在可用能量有限的應用中(例如提取電源供應器)，時常不可能使用已知的科技來同時滿足寫入與抹除的能量需求。
    本發明提供用於抹除儲存在非揮發性記憶體的儲存位置中之資料的方法與系統。在第一時段期間中，對非揮發性記憶體的儲存位置執行第一抹除作業。在至少一個第二時段期間中，對非揮發性記憶體的儲存位置執行第二抹除作業，其中第一時段與至少一個第二時段為非聯接(non adjoining)的時段。第一抹除作業的持續期間，係短於可靠地抹除儲存於儲存位置中之資料所需的時間期間，而第一時段與至少一個第二時段的持續期間總和，係等於或長於抹除儲存於儲存位置中之資料所需的時間期間。
    此外，本發明提供改變非揮發性記憶體中資料的方法。執行寫入作業，以寫入資料至非揮發性記憶體，並執行抹除作業，以從非揮發性記憶體抹除經寫入的資料。執行抹除作業包含執行複數個部分抹除作業，且每一部分抹除作業係於複數個非聯接時距之間執行。
    再者，本發明提供抹除非揮發性記憶體中資料的方法。在非揮發性記憶體中的記憶體位置處執行抹除作業，其中執行抹除作業包含執行複數個部分抹除作業，且其中每一部分抹除作業係於複數個非聯接時距之間執行。監視非揮發性記憶體中的記憶體位置處的抹除狀態，以決定記憶體位置是否已被可靠地抹除。執行複數個部分抹除作業包含執行部分抹除作業，直到記憶體位置被決定為已被可靠地抹除。
    本發明可由數種方式實施，包含作為程序、設備、系統、組合物、電腦可讀取媒體(諸如電腦可讀取儲存媒體或電腦網路(其中在光學鏈結或通訊鏈結上傳送程式指令))。在此說明書中，這些實施，或任何其他本發明可具有的形式，可被稱為技術。部件(諸如被說明為經配置以執行工作的處理器或記憶體)包含一般部件或特定部件，一般部件在給定時間暫時性地經配置以執行工作，而特定部件係被生產為執行工作。處理器(被說明為具有程式規劃以配置處理器來執行功能)包含經配置以執行基於儲存在機器可讀取媒體(諸如非暫態性媒體)中之機器可讀取指令的功能的處理器，以及如在有限狀態機(finite state machine；FSM)中儲存指令的處理器。一般而言，所揭示之程序的步驟順序，可在本發明範圍內被改變。
    以下提供本發明一或多個具體實施例的實施方式，以及圖示說明本發明原理的附加圖式。本發明被說明為關於此種具體實施例，但本發明並不限於任何具體實施例。本發明的範圍僅限於申請專利範圍，且本發明包含許多替代方案、修改以及均等範圍。下文說明揭示數個特定細節，以使本發明能完整被瞭解。這些細節被提供為示例之目的，且可根據申請專利範圍來實作本發明而無需這些特定細節的一些或全部。為了清楚說明，已知於在本發明相關技術領域中的技術性特徵未被詳細描述，以避免不必要地使本發明難以理解。
    揭示在非揮發性記憶體中改變值。在一些具體實施例中，非揮發性記憶體為由提取電源供應器、另一類型受限電源供應器或類似者供電之較大系統的部分。在一些具體實施例中，非揮發性記憶體為包含無線電之系統的部分，無線電用以通訊資訊至遠端位置。
    第1圖為圖示說明具有非揮發性記憶體之系統之具體實施例的方塊圖。在所圖示的範例中，系統100包含非揮發性記憶體110、無線電102、處理器104以及能量源106。無線電102係連接至天線103，天線103在各種具體實施例中包含偶極(dipole)天線、晶片天線、由在印刷電路板上型樣化軌跡線來生產的天線或任何其他用於傳送或接收電磁波的適當結構。在一些具體實施例中，非揮發性記憶體110包含NAND快閃記憶體、NOR快閃記憶體或以電荷陷阱為基礎的記憶體(例如以矽-氧化物-氮化物-氧化物-矽(Silicon-Oxide-Nitride-Oxide-Silicon；SONOS)為基礎的快閃記憶體)。在各種具體實施例中，非揮發性記憶體110包含電子可抹除式可程式化唯讀記憶體(EEPROM)、磁性隨機存取記憶體(MRAM)、鐵電隨機存取記憶體(FRAM)、相變化記憶體(PRAM)或任何其他適當的非揮發性記憶體。無線電102包含傳送器，傳送器將資料從系統100傳送至在遠端位置的無線電122。無線電122係耦合至天線123。在一些具體實施例中，無線電102亦包含接收器以從無線電122接收資料。在各種具體實施例中，無線電122傳送對於已從無線電102接收到封包的應答(acknowledgment)；配置資料(諸如對用於進一步通訊之頻道的識別)；供應資料；或任何其他適當的資料。
    在一些具體實施例中，無線電102根據由美國電機電子工程師學會(IEEE)標準802.15.4(2003)或IEEE 802.15.4(2006)所建立的技術，來傳送資料封包。在各種具體實施例中，無線電102使用各種IEEE 802.11協定之任意者；超寬頻通訊(UWB)；藍芽(Bluetooth)；低耗電藍芽(Bluetooth Low Energy)；使用頻率、振幅與相位調變(或以上之組合)的專屬協定；或任何其他適當的無線電通訊方法，來傳送資料封包。在一些具體實施例中，在無線電傳送器的參考震盪器中使用石英晶體，以確保無線電以所期望的頻道中央頻率傳送或接收。
    在一些具體實施例中，系統100被作為光源切換器，傳送資料封包至遠端位置，指示光源需被開啟、關閉或光源的亮度需被調整。在一些具體實施例中，系統100被作為ZigBee標準草案(ZigBee綠能(Green Power)規格草案(ZigBee文件編號095499))所指定之系統的部分。
    在一些具體實施例中，能量源106併入輸出電能量的能量採收器108。能量源106可選地可包含能量儲存單元，諸如電池、電容器與類似者，能量儲存單元可儲存能量採收器108所採收的能量。能量採收器108經由傳感器(transducer)從外部源導出能量採收器108的能量。傳感器為將一種能量類型轉換至另一種類型的裝置。轉換可於電氣性、機械性、磁性、光激性、光伏打性或任何其他能量形式之間。在一些具體實施例中，能量採收器108經由改變耦合至線圈的磁場(例如可見於EnOcean的ECO 100運動轉換器中的電動力能量轉換器)，而從機械能量(例如按鈕、倒裝切換器或旋轉轉盤)導出能量採收器108的能量。在一些具體實施例中，能量採收器108透過壓電傳感元件(例如壓電陶瓷，諸如PZT或石英晶體)，從機械能量導出能量採收器108的能量。在一些具體實施例中，使用磁鐵接近線圈以將震動性能量(例如來自馬達中的不平衡)轉換至電能量，震動性能量產生磁體與線圈的相對運動。在一些具體實施例中，經由(例如)Peltier裝置(例如EnOcean的ECT 310熱轉換器)或使用Seebeck效應的裝置(諸如熱偶)，來將熱能量轉換至電能量。在各種具體實施例中，能量採收器108從風能、鹽分梯度、動能、電容性傳感器、磁性傳感器、壓電傳感器、熱電傳感器、光伏打傳感器、無線電頻率傳感器(例如耦合至整流器與電容器的天線，用以將天線或線圈處的入射RF能量轉換成可由積體電路使用的電能量)、電化學傳感器或任何其他適合的傳感器導出電能量。在一些具體實施例中，將電容器或電化學電池耦合至傳感器，以儲存能量來供往後使用。
    在一些具體實施例中，能量源106併入能量採收器，該能量採收器藉由從4mA至20mA電流迴圈移除能量來導出該能量採收器的能量。雖然4mA至20mA電流迴圈可被視為線路供電，但可在不利地影響通訊整合度之前從迴圈中的任意點抽取一些量的能量。
    在一些具體實施例中，處理器104係經由印刷電路板耦合至非揮發性記憶體110並耦合至無線電102，該印刷電路板連接三個分離的部件。在一些具體實施例中，處理器104、無線電102與非揮發性記憶體110之一或多者，被整合在單一矽片上，以提供較低的功率消耗與較小的系統尺寸。在一些具體實施例中，處理器、無線電與非揮發性記憶體之一或多者，被以諸如封裝內系統(SIP)的封裝科技，或由低溫共燒陶瓷科技(LTCC)幫助封裝在一起。
    在一些具體實施例中，使用非揮發性記憶體以儲存或維持一次性數字(number used once；NONCE)連同加密，作為安全協定(諸如RFC2617)的部分。NONCE可用於防止重播攻擊。在一些具體實施例中，使用非揮發性記憶體以維持一次性數字(NONCE)連同加密，作為安全協定的部分(諸如說明於ZigBee綠能規格草案(ZigBee文件編號095499)，區段A.1.5.4.1「Constructing AES Nonce」)。安全協定可幫助防止未經認證的使用者對通訊進行通訊或竊聽。維持有效的NONCE，依賴對先前nonce值的知識，且可因此依賴儲存先前nonce值於記憶體中。在系統功率為間歇性的應用中，非揮發性記憶體特別適合用於儲存NONCE。
    在一些具體實施例中，非揮發性記憶體110為快閃記憶體。快閃記憶體使用熱電子注入，以藉由將電子注入至記憶體儲存細胞元(諸如電晶體)的電荷儲存層(例如浮接閘極)上，來寫入並儲存資料。第8圖圖示可作為非揮發性記憶體之部分的示例性記憶體儲存電晶體800的截面圖。記憶體儲存電晶體800可被形成在半導體基板809中，並可分別包含形成於基板809內的源極區域805與汲極區域807。電荷儲存層803(諸如浮接閘極)被形成在半導體基板809的表面，在分隔源極區域與汲極區域的區域上方。控制閘極801被形成在電荷儲存層803的上方。在一些範例中，電荷儲存層803為與控制閘極801電氣絕緣的浮接閘極，儘管在其他範例中，電荷儲存層803為由接觸(或接近)控制閘極801之絕緣層(諸如氮化矽)形成的電荷陷阱。在一個具體實施例中，非揮發性記憶體的字線被電氣耦合至控制閘極801，同時非揮發性記憶體的源極線與位元線分別被耦合至源極區域與汲極區域。
    在快閃記憶體之範例中，藉由施加大電壓差在電晶體的控制閘極801與汲極807之間，誘發量子穿隧且藉以從電荷儲存層803移除電荷(例如電子)，來抹除資料。一般而言，在快閃記憶體中抹除儲存位置(例如記憶體分頁)，需要在控制閘極801與汲極807之間以預定時間量施加大電壓差。預定時間量可由快閃記憶體的生產者或販售者指定，且可對應於抹除作業的最小持續期間，以確保儲存位置被可靠地抹除。
    快閃記憶體被編制成記憶體區塊或分頁；分頁尺寸係特定於架構，且通常位於128位元組至4096位元組的範圍內，但可遭遇大於或小於這些值的尺寸。快閃記憶體可小如位元而寫於資料量子中；然而，快閃記憶體一般係由抹除整個分頁來進行抹除。抹除快閃記憶體分頁，通常將所有位元設為1(例如藉由移除所有(或實質上所有)儲存在記憶體儲存電晶體之電荷儲存層上的電荷)，而寫入快閃記憶體位元通常將位元設為0(例如使電荷被儲存在記憶體儲存電晶體的電荷儲存層上，而使儲存在電荷儲存層上的電荷超過電荷臨界量)。若位元已被程式化為0(或其他適當的邏輯狀態)，則可需要抹除整個分頁以將位元設回1(或其他適當的邏輯狀態)。在一些具體實施例中，抹除快閃記憶體分頁會將所有位元設為0，且寫入快閃記憶體位元會將位元設為1。在一些具體實施例中，電荷臨界量(或決定記憶體細胞元邏輯狀態的其他臨界)，可基於電荷儲存層的電壓振幅或電位，及/或基於流過記憶體儲存電晶體之電流的電流強度來測量。在寫入快閃記憶體位元使用少量的能量的同時，抹除整個分頁會使用大量的能量。例如，抹除特定快閃記憶體之2kB快閃記憶體分頁，可需要於3.6V下持續20ms的6.5mA電流(或468uJ)；寫入32位元字可需要來自1.8V持續20us的10mA電流(或0.36uJ)。在許多應用中，抹除作業所需要的大量能量是無法被提供的。在一些具體實施例中，存在充足的能量以執行分頁抹除作業，但如此以來能量將不足以執行額外被期望的工作，諸如與遠端節點通訊、儲存資料於記憶體中或類似者。在一些具體實施例中，可用以執行快閃記憶體抹除的能量，係少於執行抹除作業所需的能量。
    第2圖為圖示說明兩種不同快閃記憶體抹除作業的時序圖：上圖圖示完整快閃記憶體抹除作業200，同時下圖圖示部分快閃記憶體抹除作業202。在所圖示的範例中，完整快閃記憶體抹除作業200具有等於220的持續期間，且在具有持續期間220的時間週期尾端使快閃記憶體分頁被完整抹除。快閃記憶體抹除作業200可被分成複數個部分抹除作業202，其中部分抹除作業202被複數個時距204分隔，而使隨後的部分抹除作業202以時距204與彼此分隔，且因此對應於非聯接(且非重疊)的時間週期。在部分抹除作業202中，快閃記憶體被放入抹除模式一段時間週期(具有持續期間206)。相較於快閃記憶體抹除作業200，快閃記憶體被保持在抹除模式中的時間量被減少，而使持續期間206短於持續期間220。在部分抹除期間中，量子穿隧藉由從記憶體細胞元移除電荷(例如電子)，在每一具有持續期間206之時間週期期間中開始抹除快閃記憶體細胞元，但每一部分抹除作業不完全抹除資料(亦即從記憶體細胞元移除一些電荷，但不必須要移除全部電荷)。在數個週期中重複進行部分抹除，可提供足夠的累積時間(該累積時間被測量為時間週期持續期間206(在其間執行部分抹除作業)的總和)，以讓量子穿隧藉由移除足夠的電荷量而可靠地確保記憶體細胞元保持在經抹除狀態中，來完全抹除記憶體細胞元。
    完全快閃記憶體抹除200作業，一般係由同時在記憶體細胞元的控制閘極與汲極之間，在持續期間220中施加第一電壓或第一電流來執行。第一電壓可具有第一電壓振幅，且第一電流可具有第一電流強度。部分快閃記憶體抹除作業220，一般係由在記憶體細胞元的控制閘極與汲極之間，在多個持續期間206系列中施加第二電壓或第二電流來執行。在一些範例中，第二電壓具有相同的第一電壓振幅，或第二電流具有相同的第一電流強度，如用於完整快閃記憶體抹除作業200。然而在其他範例中，第二電壓可具有較第一電壓高或低的振幅，而第二電流可具有較第一電流高或低的強度。一般而言，第二電壓的振幅在作為部分快閃記憶體抹除作業202之部分的所有持續期間206中皆為相同，而第二電流的強度在作為部分快閃記憶體抹除作業202之部分的所有持續期間206中皆為相同。然而在一些範例中，第二電壓的振幅及/或第二電流的強度，可在部分快閃記憶體抹除作業202之不同的持續期間206之間改變。
    在一些具體實施例中，僅在光源切換器(light switch)被按壓從而啟動能量採收器時發生部分抹除作業；時距204可代表光源切換器被按壓之間的時間。在一些具體實施例中，在光伏打能量採收器接收到足夠的環境光以供電部分抹除作業時，發生部分抹除作業；時距204可代表曝光之間的時間。在其他具體實施例中，在足夠的能量(或電荷)被儲存在能量採收器的電容器中以對部分抹除作業供電時，發生部分抹除作業；時距204可代表電容器在其間累積能量的充電時距。
    藉由將快閃記憶體抹除作業分成複數個部分抹除作業202，一旦已執行並完成預定數量的部分抹除作業(或替代性地，一旦已執行並完成預定持續期間的抹除作業)，則快閃記憶體可被可靠地抹除。因為每一部分抹除作業具有較完整快閃記憶體抹除作業持續期間220為短的持續期間206，執行每一部分抹除所需的能量係低於執行完整快閃記憶體抹除作業所需的能量。
    在一些具體實施例中，可使用快閃記憶體作為緩衝器，以儲存作為NONCE認證部分的數字。快閃記憶體一般具有固定尺寸，而使預定數量的最新NONCE值被儲存在緩衝器中。儲存較舊NONCE值(超過預定數量)的緩衝器部分可被抹除，以產生用於新NONCE值的儲存空間。在範例中，快閃記憶體可包含至少兩個記憶體分頁，每一分頁包含預定數量的儲存位置(例如記憶體字)。快閃記憶體可儲存新NONCE值於第一記憶體分頁中，同時可抹除儲存舊NONCE值的第二記憶體分頁。第一記憶體分頁可被數個記憶體寫入作業(或週期)填滿，同時第二記憶體分頁可被數個部分抹除作業(或週期)抹除。為了在與填滿第一記憶體分頁所需之週期數量相同的週期數量(或較少的週期數量)中完整抹除第二記憶體分頁，完整抹除第二分頁所需的部分抹除作業數量可需要等於(或低於)填滿第一記憶體分頁的週期數量。在一些具體實施例中，完整抹除快閃記憶體分頁所需的部分抹除週期數量N，係小於或等於分頁尺寸(字數P)除以在每一供電週期寫入的字數M。
    在一些具體實施例中，分配第一與第二快閃記憶體分頁為用於資料儲存。資料被寫入第一分頁，且第二分頁透過複數個部分抹除週期被抹除。在一些具體實施例中，在每次寫入第一分頁時對第二分頁執行部分抹除週期，直到第一分頁被填滿時，且同時第二分頁被完全抹除。隨後第二分頁被寫入，且第一分頁透過複數個快閃記憶體抹除週期被抹除，直到第二分頁被填滿。一般而言，可使用計數器以追蹤第二分頁已經歷的部分抹除週期數量(及/或第二分頁已經歷的部分抹除作業持續時間總和)，以決定第二分頁是否已經歷完整抹除儲存於其中之資料所需之預定數量的部分抹除週期(或完整抹除儲存於其中之資料所需之預定持續期間總和的部分抹除作業)。然而，若完整抹除儲存於第二分頁中之資料所需的部分抹除週期數量，係等於填滿第一記憶體分頁的寫入週期數量，且若對於對第一分頁執行的每一寫入週期，對第二分頁執行部分抹除週期，則不需要計數器。替代性地，在第一記憶體分頁被填滿時，第二分頁可隱含地被決定為已經歷預定數量的部分抹除週期。
    在一些具體實施例中，抹除非揮發性記憶體，依賴啟動電荷幫浦(charge pump)，以獲得高於晶片上可用之最高一般電壓的電壓。因為電荷幫浦通常需要一些時間以到達所期望的電壓，抹除記憶體分頁所需之部分抹除持續期間206的總和，可長於被執行以一次完整抹除記憶體分頁的快閃記憶體抹除作業的持續期間220。
    需要適當抹除快閃記憶體，以確保所儲存的資料保持為有效且可靠的。不足夠的快閃記憶體細胞元抹除，可造成記憶體訛誤。過度抹除可傷害快閃記憶體，或使可允許之寫入/抹除週期數量減少。在一些具體實施例中，快閃記憶體設計具有對於最小與最大抹除時間的規格限制。在一些具體實施例中，快閃記憶體設計具有對於典型抹除時間的規格限制。在一些具體實施例中，部分抹除作業持續期間連同設計規格限制，被用以計算適當作業且抹除快閃記憶體分頁(或其他部分)所需的部分抹除週期數量。電荷幫浦與其他涉及於抹除作業的啟動時間與關閉時間，亦可包含於完整抹除快閃記憶體分頁所需之部分抹除持續期間總和(亦即，對應於部分抹除持續期間206總和的持續期間總和)及/或部分抹除週期數量的計算中。
    在一些具體實施例中，部分抹除作業202具有固定持續期間206，而使部分抹除作業202中的所有部分抹除持續期間206具有相同的固定持續期間。在一些具體實施例中，部分抹除作業具有可變式持續期間，而使部分抹除作業202中不同的部分抹除持續期間206可具有不同的持續期間。部分抹除作業具有可變式持續期間，對於能量採收器所輸出之能量可變化的情況是有用的。在一個具體實施例中，能量採收器具有耦合至能量採收器輸出的電容器儲存元件，該電容器儲存元件具有已知的尺寸。使用具有參照的類比數位轉換器(ADC)與電壓分壓器來測量供應電壓(例如，跨能量採收器的電容器儲存元件的電壓)，電壓分壓器的尾端耦合至供應與地，且電壓分壓器的中間端耦合至ADC輸入。能量的可用量可由½＊CV2決定，其中C為電容器儲存元件的電容值，而V為ADC測量到的供應電壓。在所儲存的能量較大的情況中，可分配較長的持續期間206至部分抹除作業。若電容器或能量採收器所儲存的能量不足以提供抹除作業，則抹除持續期間206可較短(或甚至消除)。在使用可變式抹除時間時，在每一部分抹除作業期間所執行的部分抹除時間量，可被寫入非揮發性記憶體。一旦部分抹除時間累積總和(寫入於非揮發性記憶體中)足夠，則認定記憶體已被抹除。
    第3圖為圖示說明用於控制遠端光源之系統具體實施例的方塊圖。在所圖示的範例中，系統300作為ZigBee綠能裝置。系統300包含處理器304、非揮發性記憶體310、無線電收發器302與能量採收器308。能量採收器308使用電動力能量轉換，以在按壓按鈕320時提供能量脈衝(burst of energy)。能量來自施加至按鈕320的機械力。在按壓按鈕320時，處理器被起始，讀取非揮發性記憶體以決定NONCE，並經由收發器302傳送使用NONCE加密的封包，經由電磁波傳至遠端節點322。在此時，NONCE被增量並儲存至記憶體。經由控制器332控制光源330的遠端節點322，從收發器302接收封包。在各種具體實施例中，控制器332調變流至光源330的線功率以調整亮度；控制器332將對光源330的線功率切換為開啟或關閉。
    第4圖為圖示說明非揮發性記憶體配置具體實施例的方塊圖。在所圖示的範例中，非揮發性記憶體(可對應於第3圖的非揮發性記憶體310)包含三個記憶體分頁：410A、410B與410C，如圖示於第4圖。分頁410A、410B與410C構成環形緩衝器。每一分頁被分成64個32位元組區域420，如圖示於第4圖。每一32位元組區域420包含NONCE值422；靜態安全鑰424；屬性欄位426；網路ID 428(例如個人區域網路識別標誌(pan ID))；循環冗餘檢測碼(CRC)430；資料序號(DSN)欄位432，其中DSN欄位用以濾除重複的資料封包；以及旗標欄位434。在各種具體實施例中，一些先前提到的欄位不是區域420的部分，區域420包含額外的參數，區域420的尺寸大於32位元組，區域420的尺寸小於32位元組。在按壓按鈕時，分頁410A、410B與410C之一者的區域420被寫入，且對分頁410A、410B與410C之另一者執行部分抹除。在任意給定的時間處，分頁410A、410B與410C之一者被寫入，分頁之一者被抹除，且分頁先前被抹除之一者為「乾淨」且準備好被寫入。在此具體實施例中，部分抹除持續期間被設為固定值，該固定值等於1/64的20ms快閃記憶體抹除時間總和：312.5us。在具體實施例中，每一分頁需要64個部分抹除週期以被抹除，且每一次按壓按鈕使32位元組區域被寫入快閃記憶體分頁，而使每次一分頁被寫入填滿時，新的快閃記憶體分頁被抹除。部分快閃記憶體抹除被施加至適當的分頁，直到當前被寫入的分頁被填滿，藉以確保對被抹除的分頁執行了適當數量的部分快閃記憶體抹除週期。藉由連同諸如資料寬度與分頁大小的因素來選擇部分抹除持續期間，在當前被寫入的分頁被填滿時，抹除的狀態可隱含地被決定為完成。係由啟動快閃記憶體抹除作業、起始計時器(例如計時持續期間206)以及在計時器期滿時停止快閃記憶體抹除作業，來執行每一部分抹除作業。在一些具體實施例中，計時器為處理器302的部分，且由處理器302執行控制。
    在應用功率時，處理器決定要寫入快閃記憶體分頁410A、410B與410C中的哪一分頁，要抹除哪一分頁，以及哪一分頁是乾淨的。在一些具體實施例中，使用標記(tag)(或其他儲存在記憶體中的旗標)來快速識別要寫入哪一分頁、要部分抹除哪一分頁以及哪一分頁是乾淨的，該標記為離分頁開頭已知距離的偏移。在使用標記時，根據所需調整部分快閃記憶體抹除持續期間，以確保記憶體被適當抹除。在一些具體實施例中，分頁的第一個位元被保留為標記指標，並在分頁作為被寫入的分頁時被設定(寫入0)。第5圖為圖示說明寫入非揮發性記憶體之程序的流程圖。在所圖示的範例中，在502，讀取每一分頁的第一個位元。在504，決定要被寫入的分頁與要被抹除的分頁。若所有三個位元皆被抹除，則分頁A中標記被設為0且資料被寫入分頁A，同時對分頁C施加部分抹除。若分頁A標記被設為0且抹除分頁B，則資料被寫入分頁A，且對分頁C施加部分抹除。若分頁B標記被設為0且抹除分頁C，則資料被寫入分頁B，且對分頁A施加部分抹除。若分頁C標記被設為0且抹除分頁A，則資料被寫入分頁C，且對分頁B施加部分抹除。在對寫入選定適當的分頁之後，欲寫入的選定分頁內位置，係由在選定分頁中搜尋最後被寫入的字來決定，如圖示於步驟506。在各種具體實施例中，使用循序搜尋或二元搜尋，以在選定分頁內尋找下一個可用的自由空間。在步驟508中，寫入資料至適當的位置。在步驟510中，決定分頁為已填滿或未填滿。若分頁被填滿(例如因為分頁的最後一個字剛被寫入)，則在步驟512中，下一分頁的標記被設定，而使下次要寫入資料時，處理器可基於標記識別要寫入的新分頁，且因此避免不必要地在完整分頁中搜尋可用的自由儲存空間。
    在一些具體實施例中，快閃記憶體從未被抹除，但透過溫度計碼(thermometer code)來維持NONCE。使用溫度計碼，允許處理器基於寫入非揮發性記憶體之最後一個位元的位址/位置，來決定NONCE值。詳言之，每次使用NONCE傳送封包或訊息時，在非揮發性記憶體中的位元被以位址/位置順序寫入。因此，在使用NONCE傳送第一個封包或訊息時，非揮發性記憶體中的第一個位元(例如具有位址0)被寫入，而在傳送第二個封包或訊息時，第二個位元(例如具有位址1)被寫入，等等。亦在每次傳送封包時被增量的NONCE值，因此可基於最後寫入位元的位址來決定。例如，若第三個位元(例如具有位址2)為最後寫入非揮發性記憶體的位元，則NONCE值可自位址決定(例如NONCE=2)。在一些具體實施例中，使用溫度計碼，可消除對於追蹤NONCE值及/或追蹤已完成之部分抹除作業數量的計數器的需要。
    更一般而言，第6圖為圖示說明在非揮發性記憶體中維持NONCE之程序的流程圖。在所圖示的範例中在步驟602中，在生產過程中(諸如最終測試或晶圓探測)抹除分配給NONCE計數器的記憶體區段。在步驟604中，停止流程直到需要NONCE，例如欲使用安全協定傳送封包，且該安全協定使用NONCE。在步驟606中，由循序搜尋或二元搜尋，尋找經分配記憶體中最後寫入的位元，來讀取NONCE值。當前的字為包含最後寫入之位元的字。係由將位址偏移乘以字的位元寬度，並將最後寫入當前字之位元的位元數量加入此值，來決定NONCE值，其中位址偏移係自當前字的經分配記憶體的開頭。例如，若最後寫入經分配記憶體的位元，為記憶體第0個字(亦即第一個字，編號為0)的第3個位元，且記憶體儲存32位元字，則NONCE值等於0＊32+3=3。在另一範例中，若最後寫入的位元為記憶體第7個字的第30位元，且記憶體儲存32位元字，則NONCE值等於7＊32+30=254。在步驟608中，由寫入當前字的下一位元來增量NONCE。若當前字被寫滿，則寫入下一個字的第一個位元。在增量NONCE之後，流程進行回步驟604。
    第7圖為圖示說明在快閃記憶體抹除作業期間之相對訊號時序的時序圖。在所圖示的範例中，快閃記憶體IP方塊被與微處理器整合於矽積體電路上。X位址列選擇訊號702與位址致能訊號704結合，選擇要部分抹除哪一分頁。抹除致能訊號706連同於非揮發性記憶體儲存致能訊號708，使抹除作業開始。為了確保快閃記憶體的訛誤，並為了確保僅抹除所期望的分頁，由元件符號752、756與758標誌的設定與保持時間較佳地被交切。元件符號754指示活動抹除時間，在活動抹除時間期間X位址列選擇訊號702、位址致能訊號704、抹除致能訊號706與非揮發性記憶體儲存致能訊號708全被設為邏輯高值。在一些具體實施例中，部分抹除作業的設定與保持時序，係等於快閃記憶體抹除作業的設定與保持時序；換言之，執行快閃記憶體IP完整抹除作業所需的最小設定與保持時序(期間752、756與758)，可需被交切以執行部分抹除作業。此提供了可靠快閃記憶體作業之益處。活動抹除時間的持續期間754被控制於時序產生器中，藉由調整從非揮發性記憶體儲存致能訊號708變為高直到抹除致能訊號706變為低的時間長度。在一些具體實施例中，由被微處理器控制的計時器來達成對活動抹除時間754的調整。在一些具體實施例中，微處理器寫入控制計數器的暫存器，該計數器負責對於754長度的時序。在將活動抹除時間調整到少於快閃記憶體抹除作業時間的同時，維持相關於快閃記憶體抹除作業的設定與保持時序，產生強健並可靠的快閃記憶體行為。
    在一些具體實施例中，不包含用於與遠端節點通訊的無線電。在一些具體實施例中，由使用光傳感器(諸如紅外光發射二極體)或聲學傳感器(諸如壓電傳感器)，來執行與遠端節點的通訊。在一些具體實施例中，不與遠端裝置通訊。在一些具體實施例中，非揮發性記憶體係包含處理器與能量採收器，且被部屬一段時間，並在其後被收集資料以分析。例如在一些具體實施例中，在運送容器中部屬溫度感測器、處理器、非揮發性記憶體以及太陽能能量採收器；處理器起始週期性溫度量測，並在非揮發性記憶體中記錄溫度，以確保容器的內容沒有損壞。
    雖然為了清楚瞭解本發明之目的，上文以一些細節說明了具體實施例，但本發明並不限於所提供的細節。存在許多實施本發明的替代性方式。所揭示的具體實施例係為說明性而並不為限制性。
    100‧‧‧系統
    102‧‧‧無線電
    103‧‧‧天線
    104‧‧‧處理器
    106‧‧‧能量源
    108‧‧‧能量採收器
    110‧‧‧非揮發性記憶體
    122‧‧‧無線電
    123‧‧‧天線
    200‧‧‧完整快閃記憶體抹除作業時序圖
    202‧‧‧部分快閃記憶體抹除作業時序圖
    204‧‧‧時距
    206‧‧‧持續期間
    220‧‧‧持續期間
    300‧‧‧系統
    302‧‧‧無線電收發器
    304‧‧‧處理器
    308‧‧‧能量採收器
    310‧‧‧非揮發性記憶體
    320‧‧‧按鈕
    322‧‧‧遠端節點
    330‧‧‧光源
    332‧‧‧控制器
    410‧‧‧記憶體
    410A‧‧‧記憶體分頁
    410B‧‧‧記憶體分頁
    410C‧‧‧記憶體分頁
    420‧‧‧32位元組區域
    422‧‧‧NONCE值
    424‧‧‧靜態安全鑰
    426‧‧‧屬性欄位
    428‧‧‧網路ID
    430‧‧‧循環冗餘檢測碼
    432‧‧‧資料序號欄位
    434‧‧‧旗標欄位
    502-512‧‧‧步驟
    602-608‧‧‧步驟
    702‧‧‧X位址列選擇訊號
    704‧‧‧位址致能訊號
    706‧‧‧抹除致能訊號
    708‧‧‧儲存致能訊號
    752‧‧‧期間
    754‧‧‧期間
    756‧‧‧期間
    758‧‧‧期間
    800‧‧‧記憶體儲存電晶體
    801‧‧‧控制閘極
    803‧‧‧電荷儲存層
    805‧‧‧源極區域
    807‧‧‧汲極區域
    809‧‧‧基板
    在以上詳細描述和以下隨附圖式中揭示本發明之各種實施例。
    第1圖為圖示說明具有非揮發性記憶體之系統之具體實施例的方塊圖。
    第2圖為圖示說明部分快閃記憶體抹除作業之具體實施例的時序圖。
    第3圖為圖示說明用以控制遠端光源之系統之具體實施例的方塊圖。
    第4圖為圖示說明非揮發性記憶體配置之具體實施例的方塊圖。
    第5圖為圖示說明寫入非揮發性記憶體之程序的流程圖。
    第6圖為圖示說明在非揮發性記憶體中維持NONCE之程序的流程圖。
    第7圖為圖示說明在快閃記憶體抹除作業期間的相對訊號時序的時序圖。
    第8圖為可作為非揮發性記憶體之部分的示例性記憶體儲存電晶體的截面圖。
    200‧‧‧完整快閃記憶體抹除作業時序圖
    202‧‧‧部分快閃記憶體抹除作業時序圖
    204‧‧‧時距
    206‧‧‧持續期間
    220‧‧‧持續期間
    权利要求:
    Claims (29)
    [1] 一種抹除儲存在一非揮發性記憶體的一儲存位置中之資料的方法，該方法包含以下步驟：第一抹除步驟，在一第一時段期間中，對該非揮發性記憶體的該儲存位置執行一第一抹除作業；以及第二抹除步驟，在至少一個第二時段期間中，對該非揮發性記憶體的該儲存位置執行一第二抹除作業，其中該第一時段與該至少一個第二時段為非聯接(non adjoining)的時段，其中該第一抹除作業的一持續期間，係短於可靠地抹除儲存於該儲存位置中之該資料所需的一時間期間，且其中該第一時段與該至少一個第二時段的該等持續期間總和，係等於或長於抹除儲存於該儲存位置中之該資料所需的該時間期間。
    [2] 如請求項1所述之方法，其中：該非揮發性記憶體的該儲存位置包含一記憶體儲存電晶體，該記憶體儲存電晶體具有一電荷儲存層；在該第一時段期間中執行該第一抹除作業的該第一抹除步驟，包含以下步驟：在該第一時段期間中，在具有該電荷儲存層的該記憶體儲存電晶體的一控制閘極與一汲極端子之間，施加一電壓；以及在該至少一個第二時段期間中執行該第二抹除作業的該第二抹除步驟，包含以下步驟：在該至少一個第二時段期間中，在具有該電荷儲存層的該記憶體儲存電晶體的該控制閘極與該汲極端子之間，施加一電壓。
    [3] 如請求項1所述之方法，該方法進一步包含以下步驟：在該第一時段與該至少一個第二時段之前，藉由使該儲存位置的一記憶體儲存細胞元從一第一邏輯狀態轉變成一第二邏輯狀態，來儲存資料於該非揮發性記憶體的該儲存位置中，其中藉由使該記憶體儲存細胞元從該第二邏輯狀態轉變成該第一邏輯狀態，來抹除儲存在該儲存位置中的該資料。
    [4] 如請求項1所述之方法，該方法進一步包含以下步驟：在該第一時段與該至少一個第二時段之前，藉由使電荷被儲存在該儲存位置的一記憶體儲存電晶體的一電荷儲存層上，來儲存資料於該非揮發性記憶體的該儲存位置中，其中：執行該第一抹除作業與該第二抹除作業的該第一抹除步驟與該第二抹除步驟，包含以下步驟：使電荷被從該記憶體儲存電晶體的該電荷儲存層移除；在儲存在該電荷儲存層上的該電荷超過一臨界時，該記憶體儲存電晶體位於一第一邏輯狀態中；在執行具有該第一時段之該持續期間的該第一抹除作業之後，儲存在該電荷儲存層上的該電荷超過該臨界；以及在執行具有該第一時段與該至少一個第二時段的持續期間總和的一抹除作業之後，儲存在該電荷儲存層上的該電荷少於該臨界。
    [5] 如請求項1所述之方法，該方法進一步包含以下步驟：維持對一時間期間總和的一記錄，已在該時間期間中執行了抹除作業；以及在該時間期間總和超過一預定時間期間時，決定儲存在該非揮發性記憶體的該儲存位置之該資料已被可靠地抹除。
    [6] 如請求項1所述之方法，該方法進一步包含以下步驟：維持對一時間期間數量的一記錄，已在該等時間期間中執行了抹除作業；以及在該記錄的時間期間數量超過一預定時間期間數量時，決定儲存在該非揮發性記憶體的該儲存位置之該資料已被可靠地抹除。
    [7] 如請求項1所述之方法，該方法進一步包含以下步驟：以具有一能量輸出的一能量源，對該非揮發性記憶體供電；其中該能量源可用之最大的該能量輸出，係小於執行一抹除作業所需的一能量輸出，該抹除作業具有可靠地抹除儲存在該儲存位置中之該資料所需的該時間期間。
    [8] 如請求項1所述之方法，該方法進一步包含以下步驟：以具有一能量輸出的一能量源，對該非揮發性記憶體供電；其中該能量源可用的該能量輸出，係大於執行具有該第一時段之該持續期間的該第一抹除作業或具有該至少一個第二時段之任意者之該持續期間的該第二抹除作業所需的一能量輸出，且係小於執行一抹除作業所需的一能量輸出，該抹除作業具有可靠地抹除儲存在該儲存位置中之該資料所需的該時間期間。
    [9] 如請求項8所述之方法，其中該能量源可用的該能量輸出，係用以對一無線電供電，該無線電用以與位於該非揮發性記憶體遠端處的一裝置通訊。
    [10] 如請求項1所述之方法，該方法進一步包含以下步驟：在該第一時段與該至少一個第二時段之前，儲存一資料值於該非揮發性記憶體的該儲存位置中；以及使用所儲存的該資料值產生一封包，以經由電磁波傳送至一遠端裝置。
    [11] 如請求項1所述之方法，其中該非揮發性記憶體係從以下所組成之群組中選定：快閃記憶體、NAND快閃記憶體、NOR快閃記憶體、以SONOS為基礎的快閃記憶體、以電荷陷阱為基礎的記憶體科技、電子可抹除式可程式化唯讀記憶體、磁性隨機存取記憶體、鐵電隨機存取記憶體以及相變化記憶體。
    [12] 如請求項1所述之方法，其中該非揮發性記憶體的該儲存位置包含一記憶體分頁。
    [13] 一種抹除儲存在一非揮發性記憶體的一儲存位置中之資料的系統，該系統包含：一非揮發性記憶體，該非揮發性記憶體包含用於儲存資料的一儲存位置；一處理器，該處理器耦合至該非揮發性記憶體；以及一指令集，該指令集用於在該處理器中執行，其中由該處理器執行該等指令配置該系統以執行功能，該等功能包含：在一第一時段期間中，對該非揮發性記憶體的該儲存位置執行一第一抹除作業；以及在至少一個第二時段期間中，對該非揮發性記憶體的該儲存位置執行一第二抹除作業，其中該第一時段與該至少一個第二時段為非聯接(non adjoining)的時段，其中該第一抹除作業的一持續期間，係短於可靠地抹除儲存於該儲存位置中之該資料所需的一時間期間，且其中該第一時段與該至少一個第二時段的該等持續期間總和，係等於或長於抹除儲存於該儲存位置中之該資料所需的該時間期間。
    [14] 如請求項13所述之系統，該系統進一步包含：一能量源，該能量源用以對該非揮發性記憶體與該處理器供電，其中：該非揮發性記憶體的該儲存位置包含一記憶體儲存電晶體，該記憶體儲存電晶體具有一電荷儲存層；且在該第一時段期間中執行該第一抹除作業的功能，包含在該第一時段期間中，在具有該電荷儲存層的該記憶體儲存電晶體的一控制閘極與一汲極端子之間，施加來自該能量源之一電壓的功能；且在該至少一個第二時段期間中執行該第二抹除作業的功能，包含在該至少一個第二時段期間中，在具有該電荷儲存層的該記憶體儲存電晶體的該控制閘極與該汲極端子之間，施加來自該能量源之一電壓的功能。
    [15] 如請求項13所述之系統，其中該處理器中的該程式進一步配置該系統以執行功能，該等功能包含：在該第一時段與該至少一個第二時段之前，藉由使該儲存位置的一記憶體儲存細胞元從一第一邏輯狀態轉變成一第二邏輯狀態，來儲存資料於該非揮發性記憶體的該儲存位置中，其中藉由使該記憶體儲存細胞元從該第二邏輯狀態轉變成該第一邏輯狀態，來抹除儲存在該儲存位置中的該資料。
    [16] 如請求項13所述之系統，其中該處理器中的該程式進一步配置該系統以執行功能，該等功能包含：在該第一時段與該至少一個第二時段之前，藉由使電荷被儲存在該儲存位置的一記憶體儲存電晶體的一電荷儲存層上，來儲存資料於該非揮發性記憶體的該儲存位置中，其中：執行該第一抹除作業與該第二抹除作業的該等功能，包含以下功能：使電荷被從該記憶體儲存電晶體的該電荷儲存層移除；在儲存在該電荷儲存層上的該電荷超過一臨界時，該記憶體儲存電晶體位於一第一邏輯狀態中；在執行具有該第一時段之該持續期間的一抹除作業之後，儲存在該電荷儲存層上的該電荷超過該臨界；以及在執行具有該第一時段與該至少一個第二時段的該等持續期間總和的一抹除作業之後，儲存在該電荷儲存層上的該電荷少於該臨界。
    [17] 如請求項13所述之系統，其中該處理器中的該程式進一步配置該系統以執行功能，該等功能包含：維持對一時間期間總和的一記錄，已在該時間期間中執行了抹除作業；以及在該時間期間總和超過一預定時間期間時，決定儲存在該非揮發性記憶體的該儲存位置之該資料已被可靠地抹除。
    [18] 如請求項13所述之系統，其中該處理器中的該程式進一步配置該系統以執行功能，該等功能包含：維持對一時間期間數量的一記錄，已在該等時間期間中執行了抹除作業；以及在該記錄的時間期間數量超過一預定時間期間數量時，決定儲存在該非揮發性記憶體的該儲存位置之該資料已被可靠地抹除。
    [19] 如請求項13所述之系統，該系統進一步包含：一能量源，該能量源用以輸出一能量輸出，以對該非揮發性記憶體與該處理器供電；其中該能量源可用之最大的該能量輸出，係小於執行一抹除作業所需的一能量輸出，該抹除作業具有可靠地抹除儲存在該儲存位置中之該資料所需的該時間期間。
    [20] 如請求項13所述之系統，該系統進一步包含：一能量源，該能量源用以輸出一能量輸出，以對該非揮發性記憶體與該處理器供電；其中該能量源可用的該能量輸出，係大於執行具有該第一時段之該持續期間的該第一抹除作業或具有該至少一個第二時段之任意者之該持續期間的該第二抹除作業所需的一能量輸出，且係小於執行一抹除作業所需的一能量輸出，該抹除作業具有可靠地抹除儲存在該儲存位置中之該資料所需的該時間期間。
    [21] 如請求項20所述之系統，其中該能量源可用的該能量輸出，係用以對一無線電供電，該無線電用以與位於該系統遠端處的一裝置通訊。
    [22] 如請求項13所述之系統，其中該處理器中的該程式進一步配置該系統以執行功能，該等功能包含：在該第一時段與該至少一個第二時段之前，儲存一資料值於該非揮發性記憶體的該儲存位置中；以及使用所儲存的該資料值產生一封包，以經由電磁波傳送至一遠端裝置。
    [23] 如請求項13所述之方法，其中該非揮發性記憶體係從以下所組成之群組中選定：快閃記憶體、NAND快閃記憶體、NOR快閃記憶體、以SONOS為基礎的快閃記憶體、以電荷陷阱為基礎的記憶體科技、電子可抹除式可程式化唯讀記憶體、磁性隨機存取記憶體、鐵電隨機存取記憶體以及相變化記憶體。
    [24] 一種改變在一非揮發性記憶體中的資料的方法，該方法包含以下步驟：寫入步驟，執行一寫入作業，以寫入資料至該非揮發性記憶體；以及抹除步驟，執行一抹除作業，以從該非揮發性記憶體抹除該經寫入資料，其中執行該抹除作業的該抹除步驟包含以下步驟：執行複數個部分抹除作業，且其中每一部分抹除作業係於複數個非聯接時距之間執行。
    [25] 如請求項24所述之方法，該方法進一步包含以下步驟：維持對於已完成了多少次部分抹除作業的一記錄。
    [26] 一種抹除在一非揮發性記憶體中的資料的方法，該方法包含以下步驟：抹除步驟，在該非揮發性記憶體中的一記憶體位置處執行一抹除作業，其中執行該抹除作業包含以下步驟：部分抹除步驟，執行複數個部分抹除作業，且其中每一部分抹除作業係於複數個非聯接時距之間執行；以及監視步驟，監視該非揮發性記憶體中的該記憶體位置處的該抹除狀態，以決定該記憶體位置是否已被可靠地抹除，其中執行該複數個部分抹除作業之該部分抹除步驟，包含以下步驟：執行部分抹除作業，直到該記憶體位置被決定為已被可靠地抹除。
    [27] 如請求項26所述之方法，該方法進一步包含以下步驟：在該非揮發性記憶體中的一其他記憶體位置處執行至少一個寫入作業；以及決定該其他記憶體位置在執行該至少一個寫入作業以後被填滿，其中對於在該其他記憶體位置處執行的每一寫入作業，在該記憶體位置處執行一部分抹除作業，以及其中監視該記憶體位置的該抹除狀態的該監視步驟，包含以下步驟：在該其他記憶體位置被決定為已填滿時，決定該記憶體位置已被可靠地抹除。
    [28] 如請求項26所述之方法，其中監視該記憶體位置的該抹除狀態的該監視步驟，係由使用一溫度計碼(thermometer code)來執行。
    [29] 如請求項26所述之方法，其中監視該記憶體位置的該抹除狀態的該監視步驟，係由使用一計數器來執行。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI473101B|2015-02-11|在低功率應用中用於抹除儲存於非揮發性記憶體中之資料之方法與系統
    US10971227B2|2021-04-06|Preservation circuit and methods to maintain values representing data in one or more layers of memory
    US9323499B2|2016-04-26|Random number generator functions in memory
    US7516344B2|2009-04-07|Memory system
    KR20020033580A|2002-05-07|관련된 프로그래밍 방법 및 장치를 갖는 시계 장치로서사용가능한, 배터리 및 발진기가 없는 2진 시간 셀
    CN101889313A|2010-11-17|具有扩展工作温度范围的非易失性存储器
    JP6197881B2|2017-09-20|通信ノード、システム、および同期方法
    TWI632559B|2018-08-11|位址儲存電路及包含其之記憶體及記憶體系統
    JP2007141170A|2007-06-07|データキャリアシステム及びそのデータの退避復元方法
    US20160162213A1|2016-06-09|Methods for operating a memory array
    CN110534140A|2019-12-03|存储器装置、存储器系统和存储器装置的操作方法
    JP2010165039A|2010-07-29|メモリ制御方法、メモリ制御装置および電子機器
    JP6497433B2|2019-04-10|蓄電素子の運転状態推定システム、運転状態推定装置及び運転状態推定方法
    US20140325165A1|2014-10-30|Memory apparatus and memory management method
    US20180212593A1|2018-07-26|Circuit device, real-time clocking device, electronic apparatus, vehicle, and verification method
    US10837858B2|2020-11-17|Method and system for providing a time-based schedule for monitoring one or more properties of an asset using a plurality of mobile sensor nodes in a wireless sensor network
    TW201828074A|2018-08-01|參考時脈訊號產生方法、記憶體儲存裝置及連接介面單元
    CN106558347B|2020-06-09|一种相变存储器的编程测试方法
    KR20170035734A|2017-03-31|반도체장치
    JP2006201878A|2006-08-03|マイクロコンピュータ
    US10833632B1|2020-11-10|Temperature-reporting oscillator
    US9240440B1|2016-01-19|Method minimizing imprint through packaging of F-RAM
    JP2014199502A|2014-10-23|遠隔センサ、遠隔センシングシステム及び遠隔センシング方法
    US8885438B1|2014-11-11|Startup circuit detecting stable system clock
    JP2009205483A|2009-09-10|不揮発メモリシステムと制御方法及び通信端末
    同族专利:
    公开号 | 公开日
    CN102890966A|2013-01-23|
    US20120233384A1|2012-09-13|
    EP2498259A3|2013-02-27|
    US8924633B2|2014-12-30|
    CN102890966B|2016-12-14|
    EP2498259A2|2012-09-12|
    TWI473101B|2015-02-11|
    EP2498259B1|2018-11-07|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    AT73946T|1987-12-17|1992-04-15|Siemens Ag|Verfahren und schaltung zum manipuliergeschuetzten entwerten von ee-prom-speichern.|
    US6515919B1|1998-08-10|2003-02-04|Applied Wireless Identifications Group, Inc.|Radio frequency powered voltage pump for programming EEPROM|
    US5995417A|1998-10-20|1999-11-30|Advanced Micro Devices, Inc.|Scheme for page erase and erase verify in a non-volatile memory array|
    JP3587842B2|2002-12-17|2004-11-10|沖電気工業株式会社|データ書き換え装置およびデータ書き換え方法ならびにフラッシュメモリ装置|
    JP4124692B2|2003-04-25|2008-07-23|シャープ株式会社|不揮発性半導体記憶装置|
    US7167398B1|2005-02-23|2007-01-23|Spansion L.L.C.|System and method for erasing a memory cell|
    FR2890484A1|2005-09-06|2007-03-09|St Microelectronics Sa|Circuit integre sans contact passif comprenant un drapeau de surveillance d'une tension d'effacement-programmation.|
    US7609564B2|2005-12-31|2009-10-27|Intel Corporation|Systems and techniques for non-volatile memory buffering|
    US20070233752A1|2006-03-30|2007-10-04|Kiran Bangalore|Method and apparatus to reclaim nonvolatile memory space|
    KR101017757B1|2008-09-10|2011-02-28|한양대학교 산학협력단|공통 피웰을 이용하는 낸드 플래시 메모리 및 이의 동작방법|US9098399B2|2011-08-31|2015-08-04|SMART Storage Systems, Inc.|Electronic system with storage management mechanism and method of operation thereof|
    US9063844B2|2011-09-02|2015-06-23|SMART Storage Systems, Inc.|Non-volatile memory management system with time measure mechanism and method of operation thereof|
    US9239781B2|2012-02-07|2016-01-19|SMART Storage Systems, Inc.|Storage control system with erase block mechanism and method of operation thereof|
    US9671962B2|2012-11-30|2017-06-06|Sandisk Technologies Llc|Storage control system with data management mechanism of parity and method of operation thereof|
    US9123445B2|2013-01-22|2015-09-01|SMART Storage Systems, Inc.|Storage control system with data management mechanism and method of operation thereof|
    US9329928B2|2013-02-20|2016-05-03|Sandisk Enterprise IP LLC.|Bandwidth optimization in a non-volatile memory system|
    US9214965B2|2013-02-20|2015-12-15|Sandisk Enterprise Ip Llc|Method and system for improving data integrity in non-volatile storage|
    US9183137B2|2013-02-27|2015-11-10|SMART Storage Systems, Inc.|Storage control system with data management mechanism and method of operation thereof|
    US8897074B2|2013-03-08|2014-11-25|Lenovo Enterprise SolutionsPte. Ltd.|Writing data to a thermally sensitive memory device|
    US9170941B2|2013-04-05|2015-10-27|Sandisk Enterprises IP LLC|Data hardening in a storage system|
    US10049037B2|2013-04-05|2018-08-14|Sandisk Enterprise Ip Llc|Data management in a storage system|
    US9543025B2|2013-04-11|2017-01-10|Sandisk Technologies Llc|Storage control system with power-off time estimation mechanism and method of operation thereof|
    US10546648B2|2013-04-12|2020-01-28|Sandisk Technologies Llc|Storage control system with data management mechanism and method of operation thereof|
    US9367353B1|2013-06-25|2016-06-14|Sandisk Technologies Inc.|Storage control system with power throttling mechanism and method of operation thereof|
    US9244519B1|2013-06-25|2016-01-26|Smart Storage Systems. Inc.|Storage system with data transfer rate adjustment for power throttling|
    US9146850B2|2013-08-01|2015-09-29|SMART Storage Systems, Inc.|Data storage system with dynamic read threshold mechanism and method of operation thereof|
    US9431113B2|2013-08-07|2016-08-30|Sandisk Technologies Llc|Data storage system with dynamic erase block grouping mechanism and method of operation thereof|
    US9361222B2|2013-08-07|2016-06-07|SMART Storage Systems, Inc.|Electronic system with storage drive life estimation mechanism and method of operation thereof|
    US9448946B2|2013-08-07|2016-09-20|Sandisk Technologies Llc|Data storage system with stale data mechanism and method of operation thereof|
    US9111598B2|2013-09-16|2015-08-18|Netapp, Inc.|Increased I/O rate for solid state storage|
    US9152555B2|2013-11-15|2015-10-06|Sandisk Enterprise IP LLC.|Data management with modular erase in a data storage system|
    US9879944B1|2014-04-08|2018-01-30|Taser International, Inc.|Systems and methods for cooperation among weapons, holsters, and recorders|
    JP2016053757A|2014-09-02|2016-04-14|株式会社東芝|メモリシステム|
    CN105487968A|2014-10-09|2016-04-13|上海华虹集成电路有限责任公司|等效实现eeprom的仿真器|
    US9384845B2|2014-11-18|2016-07-05|Sandisk Technologies Llc|Partial erase of nonvolatile memory blocks|
    CN107428462B|2015-02-18|2020-06-23|开利公司|用于监测货物状况的设备和方法|
    US10712126B2|2015-08-25|2020-07-14|Axon Enterprise, Inc.|Systems and methods for cooperation among weapons, holsters, and recorders|
    US10846581B2|2016-05-04|2020-11-24|The Research Foundation For The State University Of New York|Radio frequency energy harvesting apparatus and method for utilizing the same|
    CN106448735B|2016-09-13|2019-09-13|天津大学|用于大容量非易失性存储器的数据快速擦除方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US201161450516P| true| 2011-03-08|2011-03-08||
    [返回顶部]